Сохранение модулей во время синтеза в RTL компиляторов

[ryodan_2004]

У меня есть тактовый генератор в моей конструкции, состоящие из некоторого каскадный инверторов.Однако, в процессе синтеза инструмента удаления / игнорировали большинство инверторов принятия неправильных аппаратной реализации.Любая команда, RC сценария сохранить модуль тактового генератора?TIA

 

[jbeniston]

Попробуйте:

set_attribute preserve_module истинный [Поиск /-subdesign mod_name]

 

[Guest]

Сообщила поведения может быть найдена с любым компилятором ЛПВП, потому что это необходимо, чтобы свести к минимуму логики.Кольца осцилляторов считаются бесполезными задержками.Ниже синтез атрибутов работают с Альтера Qu (AT) RTU, но должно также помочь с другими компиляторами.Если нет, обратитесь к руководству за конкретный синтаксис.Альтернативно к синтезу атрибутов в HDL, а также конкретным инструментом ограничения могут быть использованы.

Код:

/ / Синтез атрибутов держать комбинационной сигналов в Verilog

Проволока my_wire / * синтез держать = 1 * / / / Verilog

(* Держать = 1 *) проволока my_wire / / Verilog-2001- Синтез атрибутов держать комбинационной сигналов в VHDL

Сигнал my_wire: бит;

Атрибут syn_keep: Boolean;

Атрибут syn_keep из my_wire: сигнал есть истина;

 

[pete_lu]

/ / Synopsys dc_script_begin
/ / Set_dont_touch instance_name ()
/ / Synopsys dc_script_end
Я думаю, что это самый простой способ сохранить ваши инверторов.