Смущает set_output_delay

S

shockie

Guest
Я не konw ли set_output_delay-макс или мин может ограничить время установки или провести время или нет. один из них сказал, что он может ограничить время удержания, если добавить условие мин. Так может кто-нибудь описать ее в деталях. спасибо!
 
set_output_delay -0,3 мин это для 0,3 нс провести время, кстати, более подробно вы можете найти solvnet. Я получаю ее от туда же
 
Вот несколько примеров! Предположим, ваш выход порта (OUT1) должны пройти логические схемы на другой вход DFF. Предположим, логические задержки макс 14ns (худший случай), не менее 4 нс (лучший случай) и DFF нужно 0.8ns времени установки и времени удержания 0,4 нс мин внешнем время задержки (мин. путь - время удержания) = 3,6 и максимальная внешняя задержка (макс. путь + Время установки) = 14,8 ваше ограничение может быть, как create_clock период 40-сигнала {0 30} найти (порт CLK) set_output_delay-часы CLK-мин 3,6-макс 14,8 найти (порт OUT1)
 
Я понял, спасибо! solvnet.synopsys.com есть много разрешима. Наслаждаюсь этим
 

Welcome to EDABoard.com

Sponsor

Back
Top