Распознавание в Verilog (Word проблема)

[kukurigu]

Конечный автомат имеет один вход и один выход.1 выходной становится и остается 1 впоследствии, когда по меньшей мере восемь 0 имеют место в качестве вклада.Нет входного RESET - большая проблема!

Как дизайн этого в Verilog?...или идеи по схеме
Можете ли вы помочь?

 

[bogdanm]

Может быть, я не совсем понимаю вашу почту, но я думаю, что добавление сбросить ваш вклад в государственной машине, которая устанавливает государство в исходное состояние можно решить эту проблему.Он даже не должны быть синхронными.

 

[kukurigu]

Проблема состоит в решении этой задачи без участия RESET!

 

[bogdanm]

Почему бы вам дизайн государственная машина (в которой содержится последовательная логика) без сброса вход?Может вам стоит пересмотреть свой дизайн.

 

[wllee]

Каждая конструкция может добавить к решению сбросить в исходное состояние.Если ваш дизайн
Не сбросить ввод PIN-кода, возможно, вы можете добавить power_up схему сброса в вашем дизайне.

 

[bogdanm]

Я хотел бы сказать, что каждый дизайн, который использует последовательный элементы должны добавить сигнал сброса, по крайней мере установить исходное состояние ...Вы можете не только власть до последовательной цепи и надеемся, что все ее элементы инициализируются так, как вы пожелаете.Вместо того чтобы попытаться найти пути для сброса состояния машины без отключения сигнала я хотел бы сосредоточить внимание на, как я могу добавить сигнал сброса на схему.

 

[kukurigu]

Я согласен с вами, но возникает вопрос: возможно ли без POR схемы и сброс ввода.

 

[bogdanm]

Вы могли бы прыгать обратно из конечного состояния в исходное состояние после Алгоритм распознавания образов обнаружен шаблон.Эта функция будет работать без сброса, однако я не знаю, знаю, как вы положите вашу машину в первоначальное состояние без сброса ...

 

[shell3]

На самом деле Verilog версии будут работать, как показано ниже, потому что "сдвиг"
начнется со всеми 'X', после восьми нули смещаются в вне пойдет HI
HI и остаться навсегда.
Ворота версии не будут работать, потому что "сдвиг" может содержать любые
значения от 0 до 255.Результат будет правильным только тогда, когда меры означающих бита HI.

Модуль FSM (In, Out);
ввод в;
Выход OUT;
р-Out;
REG [7:0] смену;
Всегда @ (negedge в) начать
сдвига [7:0] = (сдвига [6:0], 1'b0);
конец
Всегда @ (смены) начать
если (Shift == 0)
OUT = 1;
ELSE OUT = 0;
конец
ENDMODULE

Привет,
Shell3