"Размер ошибка" во время LVS, срочно, спасибо!

[foreverloves]

среда каденция призрак после LVS, это говорит измерение транзистора должно быть измерение B транзистор, и наоборот. Я проверил расположение и обнаружил, что размерность А и Б правильны могли любые другие ошибки косвенно привести к этой ошибке? большое спасибо!

 

[sunny153]

Просто проверьте соединения, если соединение меняются местами, то LVS может выявления перехода & B неправильно. Или если у вас есть несколько fingures из & B, проверить соединения для всех пальцев, ошибка может быть там.

 

[foreverloves]

спасибо. я не оказалось несколько fingures. Есть ни один терминал или чистых несоответствия либо. но в отчете об ошибке, он говорит: "Чистая двусмысленности список был разрешен случайный выбор" в чем проблема? как Cadence решения проблемы чистой списка случайным образом? так странно!! [Цитата = sunny153] Просто проверьте соединения, если соединение меняются местами, то LVS может выявления перехода & B неправильно. Или если у вас есть несколько fingures из & B, проверить соединения для всех пальцев, ошибка может быть там. [/ Цитата]

 

[Shohdy]

Привет, Проверьте, если общее количество устройств и сети в обеих схемах то же самое. Как будто не транзистор отображения (между макет и схема) могут быть суммарно неправильно из-за неправильного соединения С уважением, Shohdy

 

[foreverloves]

спасибо! правильный номер, то в самом деле, это структуры, как показано в прилагаемом картину, терминал А и В связаны с differient транзисторов. два транзисторов имеют differient измерение. В этом случае, Cadence не могут отличить две транзисторов поэтому размер ошибки, но проблема: как ее решить?

 

[truebs]

привет porblem может быть из-симметричный характер вашей схеме. попробуйте поставить некоторые этикетки на сети или транзистора, чтобы он мог урегулировать неясные ситуации. Однако эта ошибка не означает, что макет или соединение неправильно. Вы все еще можете действовать, если только эта ошибка существует в макете (Infact оно должно быть предупреждение).

 

[renwl]

[Цитата = foreverloves] спасибо! правильный номер, то в самом деле, это структуры, как показано в прилагаемом картину, терминал А и В связаны с differient транзисторов. два транзисторов имеют differient измерение. В этом случае, Cadence не могут отличить две транзисторов поэтому размер ошибки, но проблема заключается в:?, как ее решить [/ цитата] Это имя сети и В назначены на одну сеть [/B]?

 

[foreverloves]

[Цитата = truebs] привет porblem может быть из-симметричный характер вашей схеме. попробуйте поставить некоторые этикетки на сети или транзистора, чтобы он мог урегулировать неясные ситуации. Однако эта ошибка не означает, что макет или соединение неправильно. Вы все еще можете действовать, если только эта ошибка существует в макете (Infact оно должно быть предупреждение). [/QUOTE] спасибо! если я ставить метки на сетях, они ставятся на обеих сетей, поэтому не исключено, что Cadence сих пор не могут отличить их любые другие предложения? спасибо

 

[Shohdy]

Привет, я хочу спросить, если сети и В связаны друг с другом, как показано на рисунке выше?? С уважением, Shohdy

 

[foreverloves]

[Цитата = Shohdy] Привет, я хочу спросить, если сети и В связаны друг с другом, как показано на рисунке выше?? С уважением, Shohdy [/ цитата] да, они связаны вместе, но они с differient размеры

 

[Shohdy]

Вы можете отправить часть списка соединений, это решение данной проблемы??

 

[foreverloves]

[Цитата = truebs] привет porblem может быть из-симметричный характер вашей схеме. попробуйте поставить некоторые этикетки на сети или транзистора, чтобы он мог урегулировать неясные ситуации. Однако эта ошибка не означает, что макет или соединение неправильно. Вы все еще можете действовать, если только эта ошибка существует в макете (Infact оно должно быть предупреждение). [/ Цитата] кстати, как этикетка differient транзисторы? [Размер = 2] [COLOR = # 999999] Добавлено через 36 секунд: [/ цвет] [/ размер] [цитата = Shohdy] Вы можете отправить часть списка соединений, это решение данной проблемы ????[/ цитата] NM4 ( net29 net29 GND N \-суб) nmos_3p3 W = 5у л = 2.5u .................... NM2 (net29 net29 GND N \-суб) nmos_3p3 W = 10й л = 2u ...................... двух транзисторов NM4 и NM2 имеют абсолютно те же чистых подключений

 

[sunny153]

Постарайтесь, чтобы соответствовать РОД имя / Имя экземпляра схемы и компоновки же самое для & B. Если нет, измените свойство & B, и сравнить его согласно схеме. Ошибка может идти ..

 

[Hughes]

Два транзисторы соединены параллельно. Вы можете добавить переставлять правило для параллельных MOSFET. Затем они будут рассматриваться как одно устройство как при верстке и в схеме. Если вы не хотите совместить параллельных устройств (так как они имеют разную длину), вы можете использовать точки соответствия, чтобы указать, какое устройство в макете должны быть корреспондентом для какого устройства в схеме.

 

[safwatonline]

[Цитата = Hughes] Два транзисторы соединены параллельно. Вы можете добавить переставлять правило для параллельных MOSFET. Затем они будут рассматриваться как одно устройство как при верстке и в схеме. Если вы не хотите совместить параллельных устройств (так как они имеют разную длину), вы можете использовать [COLOR = красный] точек соответствия [/ цвет], чтобы указать, какое устройство в макете должны быть корреспондентом для какого устройства в схеме. [/ цитата] привет Хьюз, может у объяснить, как это сделать? делает добавления метки в обе схемы и макет одного из транзисторов будет решить эту проблему? Thnx много

 

[isaacnewton]

Он не будет работать. [Цитата = sunny153] Попробуйте матча РОД имя / Имя экземпляра схемы и компоновки же самое для & B. Если нет, измените свойство & B, и сравнить его согласно схеме. Ошибка может идти .. [/ цитата] [размер = 2] [COLOR = # 999999] Добавлена ​​через 2 минуты: [/ цвет] [/ размер] Как добавить переставлять ПРАВИЛО для параллельных транзисторов? [Цитата = safwatonline] [цитата = Hughes] Два транзисторы соединены параллельно. Вы можете добавить переставлять правило для параллельных MOSFET. Затем они будут рассматриваться как одно устройство как при верстке и в схеме. Если вы не хотите совместить параллельных устройств (так как они имеют разную длину), вы можете использовать [COLOR = красный] точек соответствия [/ цвет], чтобы указать, какое устройство в макете должны быть корреспондентом для какого устройства в схеме. [/ цитата] привет Хьюз, может у объяснить, как это сделать? делает добавления метки в обе схемы и макет одного из транзисторов будет решить эту проблему? Thnx много [/ цитата] Я же проблемой раньше. Добавление этикетки не будет работать.

 

[isaacnewton]

Терминал А и В той же точке. Вы не можете поместить два терминала, в то же сети. [Цитата = foreverloves] спасибо! правильный номер, то в самом деле, это структуры, как показано в прилагаемом картину, терминал А и В связаны с differient транзисторов. два транзисторов имеют differient измерение. В этом случае, Cadence не могут отличить две транзисторов поэтому размер ошибки, но проблема заключается в:?, как ее решить [/ цитата]