Проверка на С & утверждения верификацию

[muni123]

Привет Всем ...
Можно ли предложить мне, как писать testbench в VHDL ...
Могу ли я использовать ПЛИС для проверки кода VHDL?Если это может быть сделано в какой книге можно найти правильные вещи для работы на нем.

Спасибо заранее ...

 

[Guru59]

Дать TestBenches помощью функциональных HDL имеет Testbench Дать в VHDL ....

Я думаю ...

Лучше пойти через эту книгу ...

 

[avimit]

Я предлагаю, вы идете через несколько примеров testbenches в VHDL
Вот несколько простых примеров
http://www.vlsiip.com/vhdl/booth_mult.tb.vhdl
http://www.vlsiip.com/vhdl/arm_bist_tb.vhd

VHDL в мире, который мы Dont Плис использовать, мы используем то, что называется как Флис
Руководство по Флис можно найти здесь
http://www.vlsiip.com/vhdl/fli.pdf

Kr,
AVI
http://www.vlsiip.com

 

[muni123]

Большое спасибо avimit.
URL, указанный так полезно.
Благодаря Guru59 тоже ....

 

[avimit]

Привет, добро пожаловать, что URL на самом деле мой персональный сайт

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Улыбка" border="0" />Kr,
Ави
http://www.vlsiip.com