Проблемы с получением FFT результаты моделирования на сообщение ADC

[codec]

Когда я проектировал 60 МГц 10 бит Конвейерные АЦП, мне было трудно сделать моделирование сообщение макета. Основной трудностью является получение точного результата БПФ. Для моделирования сообщение SRAM, ROM или Flash, мне было всего заботятся о сроках задержки с допустимой погрешностью до 10%, используя StarSim или ULTRASIM. Однако, для конвейерных АЦП со структурой СК, если точности похож на Spectre необходимо, время моделирования не является приемлемым. Кто-нибудь есть опыт работы в таких моделирования аналогичной конструкции? Спасибо.

 

[eda4you]

[Цитата = кодек] Когда я проектировал 60 МГц 10 бит Конвейерные АЦП, мне было трудно сделать моделирование сообщение макета. Основной трудностью является получение точного результата БПФ. Для моделирования сообщение SRAM, ROM или Flash, мне было всего заботятся о сроках задержки с допустимой погрешностью до 10%, используя StarSim или ULTRASIM. Однако, для конвейерных АЦП со структурой СК, если точности похож на Spectre необходимо, время моделирования не является приемлемым. Кто-нибудь есть опыт работы в таких моделирования аналогичной конструкции? Спасибо. [/ Цитата] Использование шаг ответ и сравнить ее с высоким уровнем модели (averilog или MATLAB). Некоторые друзья говорили мне, что nassda имеет хорошие инструменты, но я не доверяю. Спасибо

 

[codec]

Спасибо, eda4you - Использование шаг ответ и сравнить ее с высоким уровнем модели (averilog или MATLAB). На самом деле, я намерен убедиться в том, паразитические RC умаляющему SNDR. Я не могу понять, как гарантия производительность, используя шаг repsonse?

 

[borodenkov]

Я думаю, что это почти невозможно включить извлеченные паразитных к моделированию АЦП в целом Spectre из-за длительного времени моделирования. Что может быть сделано, в том числе в паразитных моделирования блоков АЦП, затем, используя эту информацию в поведенческой модели АЦП, чтобы оценить его влияние на SNDR. Кроме того, при выполнении системного уровня АЦП стадии проектирования позволяют достаточный запас в SNDR которая будет охватывать паразитных, несоответствия и процесс изменения. О наносим и т.д.: Я никогда не использовал ни fastspice симуляторе, так что я не знаю о своих возможностях ..

 

[rongli]

Я думаю, ваш ДПК не является полным, не так ли?

 

[sisc1525]

наши АЦП также сделать сообщение моделировать, но я не знаю, как это сделать?