Проблема с установкой ModelSim

[Atena]

Привет всем, и жаль, если я уже отправили эту тему в том разделе.Я переустановлено Типовой Sim версия 6.0a в моем компьютере, а также получила лицензии файл с Xilinx.Когда я попытался смоделировать моя VHDL и оба Verilog код с Типовым Sim, это показать код ошибки: 103 ...(отказ в получении VHDL (Verilog) лицензией).Я полагаю, что ошибка должна быть лицензия файла или разорвать, но я не знаете, как снять ее, может кто-нибудь PLZ дайте мне руководство по решению этой проблемы.Большое спасибо заранее.

 

[NanhTrang]

Вам необходимо скачать последнюю версию на сайте ModelSim и запросить новый лицензионный ключ.

 

[haneet]

Я думаю, это также возможно, что путь к файлу лицензии с modelsim это не правильно.PLS проверить путь к лицензии, а также проверить, если лицензии истек ...

 

[master_picengineer]

haneet писал:

Я думаю, это также возможно, что путь к файлу лицензии с modelsim это не правильно.
PLS проверить путь к лицензии, а также проверить, если лицензии истек ...

 

[FvM]

Здравствуйте,

Как я понимаю, вы пытаетесь делать смешанный язык моделирования.Вы уверены, что Xilinx ModelSim лицензия включает в себя этот вариант?Даже при полной лицензии эта опция должна быть приобретены отдельно.Ли ошибки также появляются при моделировании VHDL только?

Привет,
Франк

 

[haneet]

Как я понимаю из вопроса Atena 2 пытается составить КАДЕ в VHDL и Verilog, чтобы проверить, если любой из кодов компиляции ...
I DONT думаю Atena пытается использовать смешанный язык ...но если это ваш случай, то ни один из аппаратных средств окажет поддержку ...
guyz Поправьте меня, если я ошибаюсь ...

 

[ep20k]

Какой modelsim версию Вы используете?

http://www.xilinx.com/ise/verification/mxe_details.html

ep20k

 

[Atena]

FvM писал:

Здравствуйте,Как я понимаю, вы пытаетесь делать смешанный язык моделирования.
Вы уверены, что Xilinx ModelSim лицензия включает в себя этот вариант?
Даже при полной лицензии эта опция должна быть приобретены отдельно.
Ли ошибки также появляются при моделировании VHDL только?Привет,

Франк