Почему тип данных времени является 4-государства в системе Verilog?

[yourcheers]

Есть ли тело имеет ни малейшего представления о том, почему тип данных TIME 4-государства в системе Verilog. Это имеет смысл иметь "Логика", "Reg" и "Целое" 4-государство. Но почему время?

 

[dave_59]

время Тип данных является синонимом рег [63:0] Это как это было определено в Verilog, которая была только 4-государственного значения. Первоначально время и число были не-размера, так что реализация может выбрать размеры, которые являются оптимальными для конкретной реализации, однако позднее они были зафиксированы на 64-бит в IEEE. SystemVerilog введена 2-государственного значения, но не мог изменить определение время для обратной совместимости.

 

[yourcheers]

Привет Дэйв Rich, спасибо за объяснение. Единственные люди, которые были свидетелями эволюции SV можете ответить на это. Спасибо за помощь.