Последовательная FIR фильтра Verilog, выполнить все 64 расчетов

[hrishi24h]

Здравствуйте, у меня 64-крана параллельно FIR фильтр, предназначенный в Verilog. и я хочу, чтобы преобразовать его в последовательные КИХ фильтра т.е. я хочу выполнить все 64 вычислений на одну единицу MAC. Я взял 64 коэффициентами и умножил его с входной выборки, используя для цикла, но не работает. Я новичок в Verilog. Кто-нибудь знает как это сделать? Спасибо, Hrishi

 

[vipinlal]

Я буду говорить с точки зрения VHDL. Не использовать для loop.I думаю, что если у вас MAC-операций внутри всегда заявлении, то он должен синтез только один MAC. Вместо того, чтобы использовать для цикла "если" заявление для выполнения операции в течение 64 раз. Проверить эту ссылку (относящиеся к VHDL ..) http://vhdlguru.blogspot.com/2010/03/how-to-do-clocked-for-loop.html - Vipin http://vhdlguru.blogspot.com/

 

[hrishi24h]

Большое спасибо. Его рабочий, и я получил представление о том, хорошо.