Помоги мне дизайн государственной машины разделить часы, 3 / 2

[santumevce1412]

Дизайн государственной машины разделить часы, 3 / 2. Я / р частота - 50 МГц о / р requency - 33.3MHz

 

[nisarg001]

Если выходная частота зафиксирована на уровне 33,3 МГц, то вы можете просто использовать генератор работает на том, что частота.

 

[wudanyu]

Вы можете проектировать 2-разрядный счетчик с именем "кол [1:0]", возвращение "00", когда рассчитывать на "10", negedge от CLK, а затем вы можете создать 2 / 3 CLK этим заявлением: присвоение clk_out = CLK и ~ ц [1];

 

[ranjithp]

как насчет рабочего цикла?

 

[ramana459]

использовать этот URL http://asic-world.com/examples/verilog/divide_by_45.html # Divide_By_4.5_Counter с помощью этого кода вы измените свой код в соответствии ваш интерес