Пожалуйста, тел меня, как для отладки следующее синтез Verilog ошибке

[victoria_jitesh]

ОШИБКА: XST: 528 - из разных источников в Группу <defer_count> по сигналу <txc>
ОШИБКА: XST: 528 - из разных источников в Группу <defer_count> по сигналу <x_busy>

Скажите, пожалуйста, какие изменения я должен делать в своем коде (RTL логического моделирования OK), так что код становится синтезируемого.

 

[echo47]

Ваш код имеет несколько выходов, соединенных вместе.Вероятно, два разных заявления одновременного вождения и тот же сигнал.

Если вам нужно найти проблему, показать код ЛПВП.

 

[mmarco76]

Похоже, что вы двигаетесь сигнала от 2 разных источников.
Например, вы уже 2 TXC, что процесс перемещения и x_busy.
Примеры борьбы.

P1: Process (CLK)
начинать
если clk'event и CLK = '1 ', то
. Если = '1 ', то
.. ц <ц = 1;
. End If;
End If;
конце процесса;

P2: процесс (CNT)
начинать
если ц = 255 затем
. Cnt <= 0;
End If;

этот пример имеет 2 важных ошибок.Первый НИС вы в вашем проекте, а вторая является то, что РСТ на УНТ асинхронный.

Вы исправить это таким образом.
Процесс (CLK)
если clk'event и CLK = '1 ', то
. Если Cnt = 255 затем
.. если = '1 ', то
... ц <= X "01";
другое ..
... ц <= X "00";
.. End If;
. другом
.. если = '1 ', то
... ц <= ц 1;
.. End If;
. End If;
End If;
конце процесса;

Надеемся, что это ясно.
Cu

PS.Удалить "."Я положил его только, чтобы сохранить немного formattation (здесь на веб это удалить все пространство, не знаю почему)

 

[victoria_jitesh]

Благодаря оба (echo47 и mmarco76
)
, ваш совет работал.