Переход дизайн для нового процесса, в схематическом уровне

[lagos.jl]

Привет всем!

Я хотел бы попросить вашего совета по простой способ перехода на
всего аналог дизайна с одной технологии на совершенно иной
Один из них, в схематическом уровне (т.е. не макет мнениями участвовали
какого).Ситуация состоит в следующем.

Я разработал более или менее крупных аналог дизайн которого библиотека
содержит несколько десятков камер (около 80), которые составляют в общей сложности
около 7-8 уровней иерархии (то есть, от самых atomical кто
топ-уровня).На данный момент мы заинтересованы только об общем
Поведение в архитектуре, и, таким образом, разработка уже завершена
только в схематическом уровне.К счастью, достаточно, конструкции составляют
только pmos и nmos транзисторы (не Рез, шапки
и т.д.), которые принадлежат
с ароматом ванили-транзисторов в 0.35um КМОП-процесс.Кроме
эти МОП, только другими компонентами являются идеальными источников тока,
используются для моделирования смещения.Кроме того,
во всех этих случаях
транзисторы имеют W и L ценности определяются как переменные, а также в
весь дизайн Есть нет жесткого указанного значения какого-либо рода.В общей сложности
Число переменных в окончательном иерархии составляет лишь около 12 (в том числе
переменных для отклонения напряжений и токов).

Пока все идет нормально.Я успешно проверены на эффективность работы
Вышеупомянутые разработки, а сейчас мне нужно оценить, как этот спектакль
изменится, когда мигрируют архитектуры в 180um КМОП-процесс.
Очевидно, что самый простой способ добиться этого будет
просто сделать копию всей библиотеке, приложите ее к новым
технологии, а затем вручную отредактировать большинство атомных клетки для замены
все pmos и nmos от старого процесса с их
партнерами в новой технологии.Тем не менее, я пытался это и
делают это для больших ячеек результаты довольно непрактично и очень подвержен
человеческой ошибки.Более того, в зависимости от эффективности результатов работы
мигрировали дизайн это очень вероятно, что мы будем заинтересованы в
далее мигрируют на другие технологии (например, 90-нанометровая CMOS), что
увеличение пособия усилия по экспоненте.Поэтому ясно,
что этот подход руководства к ячейке издание не является жизнеспособным решением для
Переход всей архитектуры.

Принимая все это во внимание, я отчаянно стремятся к
Альтернативный способ перевода дизайн на более или менее автоматизированные
мода.Я подозреваю, все, что необходимо сделать, это редактирование атомный
ячейки netlists для соответствующей замены для каждого
транзистор, например, задачи, которые могут быть реализованы с помощью кода.
Тем не менее, я никогда не работал серьезно на уровне кода в Каденция,
и я понятия не имею, о том, что необходимо изменить, какой язык использовать, и не где
начать.

Я очень позитивным тот факт, что я могу достичь этих целей, но мне нужна помощь
Чтобы начать работу.Пожалуйста, дайте мне знать, если у вас есть идея о том, как
подход к решению этой проблемы.Любая помощь оценили!!!

Большое спасибо за любые идеи, и извините за длинный пост!

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Улыбка" border="0" />Привет,

 

[lagos.jl]

Ну, думаю, мне придется этот показатель один из себя.Спасибо в любом случае; рассчитываем разместить решение ...если я когда-либо удастся найти!

<img src="http://www.edaboard.com/images/smiles/icon_neutral.gif" alt="Нейтральная" border="0" />

Добавлено после 28 минут:ОК, я, наконец, нашел путь добрый, сделать это.Я использую квалификации кода при разборе MOS случаев на (копий)
оригинал (старый процесс) клеток взглядов, и тогда я вместо них с транзисторным клеток, принадлежащих к новому процессу.

Например:

; Открыть cellview
CV = dbOpenCellViewByType ( "MyLibrary" "MyCell" "схематический" ноль "а")
; Пройти через все случаи, замена транзистора
foreach (INST CV ~> случаи, когда ((INST ~> libName == "OldProcessLibrary"
И И Inst ~> cellName == "OldMosTransistorCellname") dbSetInstHeaderMasterName (INST ~> instHeader "NewProcessLibrary" "NewMosTransistorCellname" "symbol_compatible")))
; Спасти
И закрыть
dbSave (CV)
dbClose (CV)

Большим недостатком такого подхода является то, что он работает только в том случае, если штраф символы на транзисторах в обоих процессов PIN-совместимый по размеру (в противном случае заменить случаев обработанных клеток появится неуместным и терминалов,
подключенных к MIS).В (весьма вероятно), что они не PIN-совместимый (который действительно моем случае),
надо создать, во-вторых, PIN-совместимых символ мнение по транзисторы из нового процесса (которую я называют "symbol_compatible" на Код выше), и делать замены, используя этот символ изменение взглядов.

До сих пор кажется, что работает над решением, и я сумел успешно имитировать обработаны схемы с новым процессом 'транзисторов и их изменение "symbol_compatible" мнения.Я не был проверен на верхний уровень дизайна еще, и я, безусловно, не знаем, если этот трюк будет работать, если делать более сложные вещи, такие, как LVS.

<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Вопрос" border="0" />Ну, как всегда, какие-либо идеи или замечания по данной теме, а Добро пожаловать!

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Очень веселый" border="0" />Привет,

Хорхе.