Передача ворот вопрос?

[master_picengineer]

Привет всем,
Может ли одно скажи мне, где проходит основная часть NMOS и PMOS транзисторов в trasmission ворот.
Спасибо.
Извините, но Вы должны Войти для просмотра этой привязанности

 

[mario1980]

NMOS к 'низким напряжением (GND, VSS) для PMOS самым высоким напряжением (VDD, VCC).

 

[master_picengineer]

Да,
VDD =?

 

[Guest]

Vdd зависит от технологии устройства MOS ....

 

[master_picengineer]

За 65 N, что процесс VDD = V 1.0/1.2/3.3 которых я могу использовать?

 

[abcyin]

А. Ананд Сринивасан пишет:

Vdd зависит от технологии устройства MOS ....

 

[spring1860]

master_picengineer пишет:

За 65 N, что процесс VDD = V 1.0/1.2/3.3 которых я могу использовать?

 

[Guest]

это 1В для ..... 65 нм

 

[Guest]

Думаю, что для вас будет 1/1.2/3.3V Youse различными устройствами (толстый оксид).Тогда вам придется несколько VDDs и т.д. типов устройств на кристалле.Для каждого блока Вы можете иметь различные VDD и поэтому вы подключите PMOS объема на VDD в этом блоке.Вы можете иметь 2 устройства рядом друг с другом 1V и 3,3 - то отдельной N-скважины будут подключены к 1V и до 3,3

 

[raduga_in]

Навалом NMOS должно быть подключено к наименее доступных напряжения
в эксплуатации и навалочных shold PMOS's быть подключены к высоким
Напряжение в этой операции.Что касается логики процессов мере напряжение обычно
Земля является таким навалом NMOS должно быть подключено к GND.И для примера
Если вы используете в вашей операции VDD = 1.2 Вы должны подключить навалом
от 1,2 до PMOS и если ваш VDD = 3,3, то выберите ее в 3,3, но и обеспечивают, что
это Макс имеющиеся в этой операции.

Радуга

 

[master_picengineer]

Спасибо за вашу помощь.
У меня есть другой вопрос.При разработке этих ворот помощью SEDIT:
Q1: это определено в качестве вклада и В качестве выходного или оба они определены в качестве входных / выходных?
Q2: При конструировании символа ворот имеет 3-Пен (A, B и Cconnected в CBAR) или 4 контакта?

Спасибо большое.

 

[Old Nick]

Q1, транзисторы являются симметричными, поэтому вход и выход и т.д., depens, что и как у вас это связано.

Q2 Опять выбор за вами, это зависит, как и где Вы создаете CBAR, для схемы shouwn вам потребуется 4 входами.

 

[master_picengineer]

Благодаря Old Nick,
Не могли бы вы разработать.во-первых.

 

[Old Nick]

Транзисторы симметричным, поэтому нет в стороне и из сторон.Это полностью зависит от вас (и конечно уровней напряжения либо стороной, которая снова вверх к себе), каким образом данные будут переданы.

 

[hr_rezaee]

Привет
см. этот пост:
ftopic249565.html
привет

 

[rania_hassan]

А. А.,
В соответствии с типом Мос
NMOS навалом галстук всегда связан с землей в одном и технологии в качестве основного NMOS является субстратом.
ДО, в многоквартирных процесса поставок мы основного устройства низкого принять поставку & устройствами ввода / вывода принимают высшие & Supply так далее.
с уважением,
Рания

 

[master_picengineer]

Спасибо всем вам,
Я проанализировал проблемы представлен в должности
ftopic249565.html

Я не мог понять в чем разница при подключении PMOS объема на Vdd и VSS.

Пожалуйста, может кто-то объяснить.

 

[hr_rezaee]

master_picengineer пишет:

Спасибо всем вам,

Я проанализировал проблемы представлен в должности

ftopic249565.htmlЯ не мог понять в чем разница при подключении PMOS объема на Vdd и VSS.Пожалуйста, может кто-то объяснить.

 

[master_picengineer]

Спасибо,
но я до сих пор не понимают разницы между Vss и Vdd.
Любые устройства.
Последняя редакция master_picengineer 23 ноября 2007 г. 9:49; редактировалось 1 раз в общей сложности

 

[jankin]

Устройство, включен или выключен зависит от напряжения между затвором и подложкой.