ПОМОЩЬ:

G

Guest

Guest
CPLD: @ ltera EPM3128ATC100-10
Программное обеспечение: MAX plusII 10.2
Язык: VHDL
Лицензия: полная
ОС: Windows 98/2000
Скачать Тип: @ ltera ByteBlaster
М.В.Скачать чипа: 74HC244

В моем проекте я хочу скачать файл *. POF моей CPLD.Однако на экране появляется предупреждающее сообщение всегда прыжки из: "Непризнанные устройства или разъема пуст".Я проверила мои совет, но нет ничего плохого.

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Грустный" border="0" />По моему совету, я использовал 2 типа питания: 3.3V для основного и 5V для IO порт и нет часов, чтобы привлекать CPLD (Это CPLD разработан в качестве замены для программируемых буферизованные I / O Expander, поэтому нет Часы в нем).

Я думаю, не должно быть неправильно somrthing о том, что я не нашел, поэтому, пожалуйста, помогите мне, какие возможности могут сделать эту ошибку?

Спасибо!
Последний раз редактировалось: гора по 25 августа 2004 3:17; всего редактировалось 1 раз

 
Попробуйте на shoter длина кабеля между CPLD и 74hc244.

 
У вас есть драйверы установлены и работают ваши byteblaster?
попытайтесь подключиться к JTAG порту вы чипом и нажимая на аппаратные кнопки autodected он должен найти свой чип.Убедитесь, что установлен флажок с надписью программы / Настройка besdie с. POF файл записи в окне программист.Убедитесь, что ваш дизайн составляется для точного чипом, что вы используете.оно должно показать тот же чип, если вы загружаете файл на программиста, и при использовании автоопределение кнопку на программиста.

 
mc_navman писал:У вас есть драйверы установлены и работают ваши byteblaster?

попытайтесь подключиться к JTAG порту вы чипом и нажимая на аппаратные кнопки autodected он должен найти свой чип.
Убедитесь, что установлен флажок с надписью программы / Настройка besdie с. POF файл записи в окне программист.
Убедитесь, что ваш дизайн составляется для точного чипом, что вы используете.
оно должно показать тот же чип, если вы загружаете файл на программиста, и при использовании автоопределение кнопку на программиста.

 
JTAG является стандартом для говорить непосредственно с чипом или цепи устройств.

Если у вас есть сигналы как TDI, TDO, TMS, TCK, ...Затем это JTAG.

Если это так,
то убедитесь, что вы НЕ Запуск TDO кабель рядом с TCK кабеля.Это не является само
собой разумеющимся, на первых порах, но посмотрите на этой странице, и вы поймете ...

http://www.ricreations.com/AppNote003.html

Большие Мальчик

 
@ ltera (и многих других производителей чипов) предоставить штырям о своих чипов для JTAG порт, который может быть использован для тестирования и программирования чипа.Qu (на) rtus можете использовать JTAG порт для программирования вашего чипа, очень полезно для тестирования образцы.Байт бластер, как правило, будут подключены к JTAG-порту вашего правления, я думаю, что вам может понадобиться. SOF файл программы ваших фишек.

POF в файл для программы серийного конфиг чип, если вы собираетесь программировать вашу чипа через JTAG то нужно. SOF файл.Вам нужен кабель Byteblaster II программировать серийный конфигурации чипа (Dont Я думаю, что вы можете использовать ваш М.В.) я не famila с подробной информацией о @ ltera части вы используете так что я бы ошибся.

 
mc_navman писал:

@ ltera (и многих других производителей чипов) предоставить штырям о своих чипов для JTAG порт, который может быть использован для тестирования и программирования чипа.
Qu (на) rtus можете использовать JTAG порт для программирования вашего чипа, очень полезно для тестирования образцы.
Байт бластер, как правило, будут подключены к JTAG-порту вашего правления, я думаю, что вам может понадобиться. SOF файл программы ваших фишек.POF в файл для программы серийного конфиг чип, если вы собираетесь программировать вашу чипа через JTAG то нужно. SOF файл.
Вам нужен кабель Byteblaster II программировать серийный конфигурации чипа (Dont Я думаю, что вы можете использовать ваш М.В.) я не famila с подробной информацией о @ ltera части вы используете так что я бы ошибся.
 
При компиляции проекта в Кью (на) rtus она может создать несколько файлов для программирования. SOF и. POF имеются.Если вы не создавать их при компиляции вы все еще можете использовать программу конвертировать файл утилиты встроена в Кью (на) rtus.Только один тип файла подходит для программирования чипа через JTAG-порт.Вы должны иметь возможность gereate любой файл, который вам нужно.Вы можете обнаружить ваш чип через JTAG кабель?

Также, если у вас нет лицензии на Кью (на) rtus вы можете получить бесплатную лицензию от интернет @ ltera.

Вы можете связаться с Вашей @ FAE ltera более помочь.В пришел и показал мне, как составить программу, и когда я был Начинаем.

 
Серийный скачать функция будет заблокирован после любого из этих JTAG штырям configed как IO.Единственный способ восстановить JTAG функция earse всего чипа с помощью параллельного программатора.

Привет,

 
Я проверил, что файл *. SOF производится Макса плюс II тоже.Но когда я нажимаем кнопку "Загрузить", в *. POF файлы автоматически загружаются в окно.
Кстати, я не определить JTAG штырям как МО, пусть пустой.

 
HI ..
Я также столкнулся с той же проблемой в моем проекте ....Но после долгого времени я обнаружил очень странное slution ...., которая является незначительным ростом VCCIO (3,3 или 5) по JTAG штырям ....вместо 3,3 попытаться увеличить напряжение ур макс до 3,5 ...и видеть индикатор состояния с byteblaster .....
Первая проверка ли светодиод с указанием byteblaster показывается состояние готовы или нет????
OK вероятных решений
(1) Проверьте напряжение питания надлежащим образом в каждом из Сцепляющий JTAG ....
(2) У связанных штырям по Datasheet??
(3) по поводу того, что тормозит резисторах??
(4), в соответствии с ур CPLD / FPGA,
будь то SRAM / ROM основе, у вас нажать на configer / rpogram и у вас в использовании. POF для SRAM чипа и основаны. SOF основанные на диске ....
Этот список будет слишком велик ...
дайте мне ур Spec ... Я
делал Р Д
И в это .....моя проблема получила решена через 3 месяца .. Thats а также ...за счет увеличения VCCIO от 3.3 до 3.45 ..поэтому проверьте ур тока и напряжения характеристики ..

 
Если вы уверены, что все Сцепляющий подключены правильно, вы помните ByteBlasterMV,
работают хорошо, если подключен непосредственно на параллельный порт, или продления максимум 80 см, а также продление необходимо сделать вручную самостоятельно,
Есть не кабеля на рынке работают неправильно
привет
Маурицио
Если у вас есть делать себе ByteBlaster,
не забудьте использовать 74HC244, не
ла или HCT

 
jay_ec_engg писал:

HI ..

Я также столкнулся с той же проблемой в моем проекте ....
Но после долгого времени я обнаружил очень странное slution ....
, которая является незначительным ростом VCCIO (3,3 или 5) по JTAG штырям ....
вместо 3,3 попытаться увеличить напряжение ур макс до 3,5 ...
и видеть индикатор состояния с byteblaster .....

Первая проверка ли светодиод с указанием byteblaster показывается состояние готовы или нет????

OK вероятных решений

(1) Проверьте напряжение питания надлежащим образом в каждом из Сцепляющий JTAG ....

(2) У связанных штырям по Datasheet??

(3) по поводу того, что тормозит резисторах??

(4), в соответствии с ур CPLD / FPGA, будь то SRAM / ROM основе, у вас нажать на configer / rpogram и у вас в использовании. POF для SRAM чипа и основаны. SOF основанные на диске ....

Этот список будет слишком велик ...

дайте мне ур Spec ... Я делал Р Д И в это .....
моя проблема получила решена через 3 месяца .. Thats а также ...
за счет увеличения VCCIO от 3.3 до 3.45 ..
поэтому проверьте ур тока и напряжения характеристики ..
 
У меня эта проблема уже давно.Я не могу скачать программу с моим CPLD 7128S через моего рабочего компьютера.Но это хорошо работать через сам компьютер.Я думаю, что параллельный порт напряжения различны.Вы можете попробовать увеличить ваш параллельный порт напряжения (как использовать ICL7660) w24cxx.91i.net.Я думаю, что это раствор этой проблемы.

 
U ли флажок "МУЛЬТИ VOLT интерфейс" ПО??? В меню
У получить это сообщение об ошибке только в том случае, если кабель не может признать ур совета (JTAG ckt) ...ур если очень уверены в ckt дизайн проверить уровень напряжения ...Я уверен, что там будет-то неправильно в этой точке.и если ур получения надлежащего питания ..Это может быть проблема тока ....
Как я отмечал, попробуйте увеличить VCCO по JTAG незначительно.(Я думаю, его 5V) для u. ..Затем попробуйте увеличить его до 5.1 или 5.15, а затем попытаться проверить blacnk CPLD первого ур ..

Проверьте СТРАНИЦА No-13 по этой ссылке
http://www. @ ltera.com/literature/ds/m3000a.pdf

http://www. @ ltera.com / Литература / DS / dspghd.pdf, страница 9

Надеюсь, что это поможет u. ... где RU от?

 
привет, если вы не resovle проблема, я думаю, я мог бы дать вам один способ найти ключ.Сначала вы должны убедиться в nconfig Сцепляющий можно тянуть вниз по скачать кабеля.Это первый темп, чтобы начать загрузку.Спецификация времени последовательность
см. руководство по CPLD.

 
Я думаю, что шум от TDO слишком многое из того, что JTAG не можете прочитать JTAG ID

 
Привет,
Я имел эту проблему с @ ltera FPGA устройств.Проблема параллельного порта на моем ноутбуке не может справиться с уровнями, что @ ltera ByteBlaster создает.

Мы изменили нашу ByeBlaster на ByteBlaster
М.В. и она работала на все ноутбуки, за исключением 2 Compaq Computers.

Если вы можете добавить pullup резисторе на TDO сигнал, он может помочь вам управлять сигнала до уровня, ваш компьютер может "читать".

BR,
/ Фархад

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top