Опять же с разрешения время

W

wael_wael

Guest
Привет каждом теле,

от 1 недели и существуют проблемы с урегулированием время моей схеме ОТА, и я Couldnt сокращению времени менее 50 нс (18ns необходимости), я увеличении тока, я попробовать многое, но все еще время установления высоких, мой вопрос Существует ли схема может повысить SR чтобы сократить время.
см. ОТА
http://www.edaboard.com/download.php?id=139947 [/ IMG]
Regds

 
, можно использовать выход класса АВ этап, который не страдает от SR как она не содержит текущее зеркалоДобавлено через 54 секунд:Кстати, почему увеличение текущих не работает?

 
действительно свою работу, но стоило мне столько тока.Теперь я Усин сложенном cascod ОТА с усилением активизации (ОТА увеличить состоят формы сложенных cascod также), так что думаю, у можно добавить CS этапе
привет

 
на самом деле это обыкновение быть легким, если бы я был у, я хотел бы вернуться к разработке, прежде чем добавлять другую схему, которая может решить эту проблему, но добавляет сложности (вопросы стабильности это первое в моей голове)
таким RU теперь уверен, что СТО является предельной производительности Ура, если это так же у добавить дополнительные ПСП в качестве нагрузки (для компенсации сложенном Каскодный усилитель), это шапка.преувеличены?
Также, где в том, что ОТА Места, это буфер или усилителю SC?

 
Я же думал, я Снимите крышку компенсации, я просто держал нагрузку одной лозы минимального значения, моя проблема заключается в выходе из Swing ОТА-1.8-1.8V, которые нуждаются в длинных поворотных время.Я буду использовать эту интеллектуальную схем SC,
с уважением

 

Welcome to EDABoard.com

Sponsor

Back
Top