B
Bond_2007
Guest
Здравствуйте,
У меня вопрос, мы используем TI BIOS ОИТ и мы CPLD интерфейс к DSP.Это CPLD используется для увеличения МО и, следовательно, какие ограничения проектирования дизайнер должен рассматривать при проектировании CPLD alogrithms?
Дело в том, предположим CPLD пытается получить некоторые данные из МО и тогда есть переключение задач, то CPLD процесс будет остановлен.
Кто-нибудь имеет какие-либо предложения о дизайне улучшений для этих типов систем.
Спасибо,
-B
У меня вопрос, мы используем TI BIOS ОИТ и мы CPLD интерфейс к DSP.Это CPLD используется для увеличения МО и, следовательно, какие ограничения проектирования дизайнер должен рассматривать при проектировании CPLD alogrithms?
Дело в том, предположим CPLD пытается получить некоторые данные из МО и тогда есть переключение задач, то CPLD процесс будет остановлен.
Кто-нибудь имеет какие-либо предложения о дизайне улучшений для этих типов систем.
Спасибо,
-B