M
missbirdie
Guest
Привет
У меня есть вопрос по поводу следующего кода VHDL конвертировать из параллельно серийный номер:
библиотека IEEE;
IEEE.STD_LOGIC_1164.ALL использования;
IEEE.STD_LOGIC_ARITH.ALL использования;
IEEE.STD_LOGIC_UNSIGNED.ALL использования;
организация является PAR2SER
Порт (DIN: в STD_LOGIC;
MODE: в STD_LOGIC;
CLK: в STD_LOGIC;
RESET: в STD_LOGIC;
SDOUT: из STD_LOGIC);
конец PAR2SER;
- Цель: Реализация основных архитектуры PAR2SER
ПОВЕДЕНИЕ архитектуры в PAR2SER является
сигнал IDATA: std_logic_vector (7 downto 0); - внутренние данные
начало - поведение
- Цель: Главная процесса
процесс (CLK, RESET)
начало - процесс
- Деятельность, вызванные асинхронным сброса (активный высокий)
Если RESET = 1, то
SDOUT <= 0;
IDATA <= "00000000";
- Деятельность, вызванного ростом краю часы
ELSIF CLK события и CLK = 1, то
MODE случае является
, когда "00" => - без операции
нуль;
, когда "01" => - на холостом ходу
IDATA <= DIN;
, когда "10" => - сдвиг влево
SDOUT <= IDATA (7);
для mloop в 6 downto 0 цикла
IDATA (mloop 1) <= IDATA (mloop);
Конец цикла; - mloop
когда другие => - в противном случае никаких действий
нуль;
конец делу;
конец, если;
окончания процесса;
конец поведению;
Я может звучать глупо, но что режим штифт для??
У меня есть вопрос по поводу следующего кода VHDL конвертировать из параллельно серийный номер:
библиотека IEEE;
IEEE.STD_LOGIC_1164.ALL использования;
IEEE.STD_LOGIC_ARITH.ALL использования;
IEEE.STD_LOGIC_UNSIGNED.ALL использования;
организация является PAR2SER
Порт (DIN: в STD_LOGIC;
MODE: в STD_LOGIC;
CLK: в STD_LOGIC;
RESET: в STD_LOGIC;
SDOUT: из STD_LOGIC);
конец PAR2SER;
- Цель: Реализация основных архитектуры PAR2SER
ПОВЕДЕНИЕ архитектуры в PAR2SER является
сигнал IDATA: std_logic_vector (7 downto 0); - внутренние данные
начало - поведение
- Цель: Главная процесса
процесс (CLK, RESET)
начало - процесс
- Деятельность, вызванные асинхронным сброса (активный высокий)
Если RESET = 1, то
SDOUT <= 0;
IDATA <= "00000000";
- Деятельность, вызванного ростом краю часы
ELSIF CLK события и CLK = 1, то
MODE случае является
, когда "00" => - без операции
нуль;
, когда "01" => - на холостом ходу
IDATA <= DIN;
, когда "10" => - сдвиг влево
SDOUT <= IDATA (7);
для mloop в 6 downto 0 цикла
IDATA (mloop 1) <= IDATA (mloop);
Конец цикла; - mloop
когда другие => - в противном случае никаких действий
нуль;
конец делу;
конец, если;
окончания процесса;
конец поведению;
Я может звучать глупо, но что режим штифт для??