Можно ли сделать что-то вроде этого?

[Digital-L0gik]

Возможно ли говорить Intel взять с полки чипов AMD и способен декодировать архитектура / технологии в чипе?Может быть, они имеют оборудование, которое можно легко нарисовать схему готовых чипов.Как вы думаете, ребята?Я лично думаю, что расходы на что-то сделать, как это слишком большой (не говоря уже о правовых последствиях) без специализированного часть оборудования (которое может быть очень дорогим, чтобы начать с ними).

 

[Guest]

Digital-L0gik,

Интересный вопрос.Я действительно смотрел на это мало около 10 лет назад.Я не думаю, что это выполнимо в настоящее время для любого дизайна соответствующего размера.

Сначала вам придется начать с отображением из металлических слоев.Я не уверен, что нынешнее состояние искусства, но, вероятно, по крайней мере 10 слоев металла.Вы бы лишить каждого слоя металла от чипа на карте следующий слой, пока вы, наконец, добраться до самих транзисторов.

Тогда, если вы на самом деле был какой-то способ выявления всех транзисторов и может создать Netlist из всех транзисторов и металлических слоев, что бы ты?Вы бы огромные, плоские Netlist, которые будут в значительной степени бессмысленным.

Вещь, которую вы должны будут иметь то каким-то образом обработать Netlist выявить более высокий уровень функциональных блоков и создать какой-то значимой иерархии.Я думаю, этот шаг будет гораздо труднее, чем плоские добычи Netlist.

Любое там есть какие-то представление о состоянии инструментов логики добычу?

Radix

 

[ljxpjpjljx]

Может быть, мы можем обсуждать информацию по этой теме, но все еще пройти долгий путь!

 

[pauloynski]

ЕСЛИ У ВАС ПОЛОВЫЕ иметь достаточно денег, эта компания будет делать работу http://www.semiresearch.com/Добавлено через 2 минуты:Они из Литвы

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Очень веселый" border="0" />

 

[Colbhaidh]

Оборудование не так дорого.Он использует машины с ЧПУ для фрезерования от каждого слоя, химический механической полировки.Поскольку каждая Interconnect слой подвергается, это оцифрованные компьютерной и привет-Res камеру.Это может быть позднее использовано для создания базы данных по CAD слой за слоем основе.
На транзисторе уровне регионов источника Канализация должны быть химически окрашивали для проверки, которые NMOS и которые CMOS.BiPolars легко обнаружить, которые LDMOS и мощности МОП-устройств.
Физические размеры транзисторов может быть измерена и цифровом формате схемы программное обеспечение делает все остальное.
Это занимает очень много времени, чтобы сделать это, и как только вы схематично, это не обязательно означает, что вы могли в полной мере понимают дизайн.
Большинство чипов компаниям со стороны их конкурентов чипов и обратное проектирование них.Они просто не признаются.
Для 65-нм и ниже, вам может потребоваться электронного микроскопа для изображения каждого слоя на транзисторах уровне.

 

[Digital-L0gik]

Wow Amazing.Я циник в некоторых отношениях, поэтому я считаю, компании делают это регулярно, чтобы отсеять конкуренции Hahaha.