Может Verilog модули, используемые совместно с модулями VHDL?

[walkon]

Могу ли я использовать модуль Verilog водить модели VHDL? Потому что я хочу, чтобы представить реальные цифры, но мне кажется, Verilog даже не может поддержать реальный массив. Так что я могу использовать VHDL делать вычисления с вещественными числами обусловлено модуль Verilog? Спасибо.

 

[davorin]

Несколько пакетов поддерживают смешанную записей языке, как Altera Quartus, Xilinx ISE и Synplify Pro ... ispLever не ... Уже обсуждалось несколько раз здесь ... Вы искали, прежде чем отправлять свой вопрос? Я думаю, не (о, А скажите .. почему вы разместите вопрос в "Analog схем"??

 

[vaf20]

два вопроса: 1 - что ispLever? 2 - может это смешанный режим был синтезирован? TNX

 

[davorin]

[Цитата] два вопроса: 1 - что ispLever [/QUOTE] Программное средство от Решетка для своих устройств?. Можно было бы ответить с помощью быстрого поиска Google! [Цитата] 2 - это может смешанном режиме был синтезирован [/QUOTE] Как вы думаете, это означает, что, когда я говорю выше упомянутые инструменты поддерживают смешанные языки? Они "синтеза" инструменты!

 

[walkon]

Привет, спасибо за ответ и очень много. во-вторых, я просто понял, что я написал не в ту доску. Я пытаюсь найти мой пост на аналоговых схем только сейчас. хе-хе я думал, я отправил туда, но, кажется, нет. Прошу прощения за неудобства я принес.

 

[walkon]

И, оглядываясь на предыдущие дискуссии, я взял, что она могла бы работать. И причина, почему я должен использовать VHDL потому что я хочу, чтобы обработать некоторые действительные числа. И может ли порты в Verilog быть определен как формат реальных массивов?

 

[ram]

Да, вы можете использовать с каденцию

 

[nand_gates]

Вы можете использовать модуль портов для вывода реального No.s в Verilog для этого нужно использовать $ bitstoreal и $ realtobits функциями системы! Проверьте с Cadence Verilog пользователей GUID