Множественное FPGA устройств

[jdhar]

Привет,

Я хотел бы построить интерфейс JTAG FPGA для моих проектов.В настоящее время, я имею 25-штырьковый кабель параллельного порта собирается заголовок на моем борту с FPGA на нем, а затем уровень преобразования схемы перехода ее от 3.3V до 5V.Тем не менее, проблема заключается в том, что 1) Дополнительные схемы требуется на борту только для JTAG связи, и 2), я могу использовать только один борт одновременно.Итак, я хотел бы построить еще один совет, который в 25-контактный кабель PARPORT в один конец, а затем 2 или 3 меньше заголовков (5x2),
который может подключаться к нескольким советам.эти заголовки необходимо предоставить 2 комплекта сигналов - один 'жесткого' JTAG, что подключается к JTAG сигналов на FPGA и один 'мягкой' JTAG набор, который подключается к пользовательские сигналы на FPGA.Мягкая JTAG цепи используется для Nexus 5001 сообщения в любой процессоров т.д..на FPGA's.

Как бы я об этом?Любой, кто имеет какие-либо знания P * Отель
в nanoboard или LiveDesign оценке совета должны быть в состоянии помочь здесь.Может я просто подключить TDO одного заголовка для ИТР на следующий и так далее??это будет работать на мягких также JTAG цепи?

Спасибо, Джай.

 

[Buriedcode]

Привет, я только иметь опыт работы с CPLD's, и я успешно цепями их для скачивания.Как вы сказали, из "ключей
в TDI на FPGA
в TDI, то FPGA
в TDO к следующему FPGA
в TDI т.д..В остальной части соединений (TCK, TMS, PWR, GND) все параллельно.

Но это для CPLD's, на FPGA используется бортовой памяти для хранения загруженных дизайн, а затем загрузить его в FPGA от питания.Я думаю, что не имеет значения, просто JTAG дизайн в эти чипы instaed или FPGA для себя темп работы (я может быть не так, у меня нет опыта с FPGA's).

Кстати, то, что
в FPGA вы используете?Xilinx, @ ltera, Решеточные??

Во всяком случае, вы упомянули уровне перехода "на доски, или же в" ключ "(скачать кабель)??Потому что ты легко мог бы иметь 3,4 или более лентой кабель выходит из ключей, по одному на каждый борт, и эти перейти непосредственно в FPGA / памяти, если ваш lelvel смены, или буферная схема внутри ключа.И как я SID выше,
то проводка будет простым, поскольку 4 провода те же соединения, и TDI, TDO только петли.Но убедитесь, что этикетка лента кабели свое место в цепочке (1,2,3 и т.д.).

Как я уже сказал, я не эксперт,

BuriedCode.

 

[jdhar]

Уровень изменения будут на борту, что я проектирования - Я не хочу иметь летать ведет на ленте кабелями, поскольку это просто неаккуратно, поэтому Im 'Посылка борту, что делает уровень смены и JTAG цепочки.Думаю, я больше озабочены тем, как P * Отель будет работать с этой цепи.Добавлено через 18 секунд:Да, и я использую @ ltera
в циклон