МОП-транзистор Scalling (аналоговых, цифровых и смешанных)

J

jimjim2k

Guest
Привет

Как насчет МОП транзисторов изменения размера данной рабочей схемы с технологией (например, Т1), когда конструктор решил объединить в другой технологии (например T2)?TNX

 
Хе-хе, я думаю, что это не общее правило для этого необходимо, чтобы размер его в соответствии вы Spec.

 
Уменьшение существующего дизайна на существующий процесс намного проще.Если вы работаете на 0.35um процесс, это часто можно уменьшить сказать 0.30um процесс (немой термоусадочные) для получения дополнительных устройств на пластине и снизить расходы.Fab или литейного как правило, может это сделать, если у них уже есть опыт или процессов, при гораздо меньших геометрий.Это зачастую требует мало или вообще не дизайн вмешательства.
Вместе с тем, чтобы принять рабочей конструкторской говорить о стабильном 0.35um и преобразовать его в говорю 0.25um процесс unreleated к 0.35um процесс вряд ли будет работать без значительных усилий.Чистый список которых необходимо повторное обследование для новых моделей и пряные Interconnect моделей и может потребовать некоторых селективное изменение размеров транзисторов.Так что, вероятно, лучше начать с схематический - recharacterise ее к новым моделям Spice, корректировке, в случае необходимости, повторно макет.Это будет лучшей гарантией успеха 1 пасс.

 
Есть инструменты для изменения.
В самом деле, низкий размер может получить низкую стоимость и высокое Чары.

 
sunking пишет:

Есть инструменты для изменения.

В самом деле, низкий размер может получить низкую стоимость и высокое Чары.
 
jimjim2k пишет:

ПриветКак насчет МОП транзисторов изменения размера данной рабочей схемы с технологией (например, Т1), когда конструктор решил объединить в другой технологии (например T2)?
TNX
 
Я хочу знать, как оптимизировать схему с новой моделью, я думаю, что это точка проблемы.кто пожелает дать некоторые advisize!

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top