Как Buffers позволит сократить задержки

[medasunil]

Привет,

Пожалуйста, можно объяснить какой-либо одной мне дифференцирований (формулы) Как добавить буфера на длинном пути (нетто), позволит уменьшить задержки?

А <-------------------------> B (путь с 500ps)

Теперь добавить буфера в пути (Fanout А это одно, нет проблем с fanout)

А <--------|>-----------> B (путь задержки сводится к 200ps) каким образом?

Пожалуйста, объясните

 

[jaydip]

I DONT имеют формулы ..но логика такова:
буфера привода увеличивает прочность сигнала и так задержка уменьшается ..это как ретранслятор в коммуникационных системах ..где репитером вновь формировать сигнал на соответствие его идеал, и, таким образом, одно время принятое сигналом к переходу с 1 -> 0 и 0 -> 1 уменьшается ..

надеюсь, что это помогает ...

 

[medasunil]

Спасибо вам, я ответил так же, как вы упомянули в своем интервью.
Но они просили борьбе вопрос о том, как можно доказать.

Спасибо большое за предоставление хорошей explaination.

 

[jaydip]

Вы можете поделиться, которые компания Интервью это было?и какие вопросы они просят??

ТПД = (ВПС TPR) / 2
ВПС = 2,2 * р-н * Суд K * CIN
TPR = 2,2 * РП * суда K * CIN

(для получения выше уравнения обратитесь вашей градации книга)

В тех случаях, когда суд емкость рассматривается вывод любой логический элемент (который, в свою очередь, будет равна CIN следующих ворот) ...
CIN ввода емкости любой логики ворота ...
район является сопротивление канала Nmos и RP является сопротивление канала Pmos ...
и K постоянна

Так ТПД (propogation задержка), зависит от вывода нагрузки (емкость) видел на воротах и входных емкость этого самого ворота ...

Для буфера, CIN бы быть меньше, чем типичный ворота ..буферной дизайн будет сделано таким образом, чтобы его CIN будет меньше, чем типичный ворота ...

так задержка от А до Я уменьшается .., поскольку задержка от А до Я бы dependnat о выходе емкость рассматривается A (что эквивалентно CIN буферных и которые, в свою очередь, меньше (его charactaristics буфера), чем CIN Б) .., которая является менее в настоящее время и тем меньше задержка от точки А до Я ..

Теперь от точки до Я б ..задержка будет пропорциональна CIN (М) и суда (в котором я эквивалентно CIN Б) ..Суд, как предполагается, будет большое значение, но как было сказано выше, CIN буферных меньше типичных ворота и
т.д. Я с задержкой до B также меньше, чем типичный ворот задержки ..Одним словом, делает буфер импедансной соответствия и сокращения задержек ...Надеюсь, что это доказывает ...Добавлено через 9 минут:Также посмотрите на переходный (AC) анализ не DC ...

 

[kumar_eee]

На основе простой.Если вставить в буфер, сила сигнала будет улучшено.Это обвинение нагрузки Кап быстро.Когда глава получает обвинение быстро, у вас меньше ростом
И осенью задержка .. Это позволит сократить задержки .. Thats его.