Как усиление VCO влияние джиттера PLL?

[xihuwang]

Привет: На мой PLL дизайн, VCO 'ы усиление мало для нагрузки шапка больше, чем обычно (с помощью H-ворота МОП-транзисторы). Итак, мой вопрос, как ужасно низкий прирост VCO увеличится смещение фазы между выпуском и ссылки, а выходной джиттер?

 

[saro_k_82]

В 2-го типа PLL, она не влияет статическое смещение фазы бит., А это снижает выход джиттера. Статическое смещение фазы создается только из-за несоответствия пути в ПФО и текущих и коммутации несоответствия в CP. Управляющего напряжения будет наблюдаться небольшой скачок раз в отчетный период и низкая KVCO необходимо уменьшить влияние этих ссылкой шпоры на выходе. В общем KVCO должно быть как можно более низким после она выполняет требования диапазон перестройки.