Как провести различие между синхронными и асинхронными сбрасывает?

[Harinadhan]

Хай, я разработал систему, которые получают от сброса параллельному порту компьютера ........ которая является асинхронным. Но я пробовал его быстрее часы в дизайне. Do U думаю, что сейчас этот сброс является синхронным. Как мы можем дифференцировать син-и асинхронный сброс. пожалуйста, помогите мне ...........

 

[banjo]

После того как вы образец вход сброса с внутренними часами FPGA, то сброс импульса синхронизированы с часами. При применении этого сбрасывается в триггеров в ПЛИС, это зависит от вашего кодирования относительно того, компилятор будет использовать асинхронные или синхронизации сбрасывает на флопе. Следующий синтаксис дает асинхронный сброс в Verilog: всегда @ (posedge vliw_clk или posedge mst_rst) начинать если (mst_rst) ebwe_dly_1q

 

[echo47]

Информация по теме ... Если ваш дизайн абсолютно не требуют внешнего источника сброса, и если вы просто хотите, чтобы ваша регистров запуск в заранее определенных состояний, то я предлагаю использовать встроенный в устройство по возможности (при наличии) для предварительной настройки регистров. Это обычно легко сделать в современных ПЛИС и ПЛИС: при объявлении регистрации в HDL, просто укажите свое первоначальное значение. Ликвидация сброса чистая могла бы упростить маршрутизацию и ускорить ваш дизайн, особенно если вы устранение синхронных сброса. Некоторые устройства, такие как старые глобальных списков адресов и ПЛИС, не обеспечивают автоматическое заданного механизма. Если вам действительно нужно реагировать на сигнал сброса от компьютера, то пренебрежение выше материал. Кстати, если вы примените асинхронный сброс к частоте синхронной логики, то вы должны принять меры предосторожности, чтобы избежать нарушения сбросить до часов требований по срокам проведения флопе.

 

[satishkumar]

HI, несколько раз ЕСЛИ У ДАТЬ ASY Также Turn To SYN правда