Как использовать Verig А генерировать часами джиттера в каденцию привидение

C

chungming

Guest
В названии ~ ~
Я хочу эмулирования сигма-дельта АЦП с часами джиттера.
Скажи мне, кто-то использовать verilog А генерировать его, но он не сказал, как это сделать.
Является ли кто может помочь мне, что я должен делать в каденцию привидение?

 
chungming писал:

В названии ~ ~

Я хочу эмулирования сигма-дельта АЦП с часами джиттера.

Скажи мне, кто-то использовать verilog А генерировать его, но он не сказал, как это сделать.

Является ли кто может помочь мне, что я должен делать в каденцию привидение?
 
Спасибо за вашу помощь ~!
Но я впервые смоделировать с джиттера.
Где я должен добавить? Непосредственно добавить в выборке (вход) часы?

спасибо ~ ~!

 

Welcome to EDABoard.com

Sponsor

Back
Top