Как защитить поток битов в Xilinx / @ ltera FPGA?

[clifftsai]

Привет,

Actel есть Предохранитель и Flash базе FPGA, что может защитить поток битов INF FPGA устройств.
Ли Xilinx или @ ltera иметь аналогичные функции или устройства?

 

[tlp71@hotmail.com]

VirtexII имеют функцию для шифрования потока битов с алгоритм Triple DES.Для использования этой функции необходимо иметь резервную батарею для сохранения ваших ключей в FPGA устройств при VCC shotdown.
Пока

 

[WASP]

http://www.free-ip.com/copyprotection.html

 

[Guest]

Другие Xilinx устройство не имеет функции для шифрования потока битов

 

[arena_yang]

Обычно, если мы будем использовать CPLD / EPLD, мы можем проверить шифровать бита в разработке программного обеспечения,

FPGA, но сам по себе не может быть защищена в связи с SRAM архитектуры.

У меня один способ защитить FPGA дизайн: вы можете создать PRBS генератора в FPGA и CPLD года CPLD выступает в качестве microprossor к конфигурации в FPGA и как расшифровать семени, когда FPGA конфигурация завершена.

в FPGA, если семена не совпадает с PRBS порожденных в FPGA, на FPGA будет оставаться в сбросить состояние.так что мы сможем защитить наши разработки основанной на FPGA.

 

[my_garden]

Я согласен Arena_yang.
Вы можете использовать один CPLD для шифрования исходного кода в FPGA.Вы можете спроектировать один ключ CPLD, или положить одну часть логики в CPLD.

 

[tlp71@hotmail.com]

Если вы используете CPLD сделать шифруют декодера вы everithing чистый поток битов, где можно прочитать.
Если бы защитить VII, antifuse FPGA или ASIC.

 

[Guest]

Я слышал, что кто-то может идти обратно decrypte CPLD.So казалось, что нет способа защитить наш дизайн.

 

[zape]

Одно из возможных решений, только если вы подготовить небольшое число подразделений, на основе использования DS2401 (в Силиконовой Серийный номер из Далласа).Ваш FPGA должны прочитать это устройство, и проверить наличие действительного числа (так вам потребуется один конфигурационный бит на FPGA).

А применение Xilinx записке прилагается.
Извините, но вам необходимо войти в аккаунт это вложение

 

[YUV]

Шифрование ...Расшифровка ...
Все виды защиты нуждаются в дополнительных аппаратных средств.<img src="http://www.edaboard.com/images/smiles/icon_idea.gif" alt="Идея" border="0" />

У меня есть более простые решения, которое не нуждается в каких-либо устройств.Вы уже получили его!Это ваше КСП.Вы должны поставить некоторые соединения на внутренний слой.Ваш дизайн может использовать только 2-Пен (в
И выход) для проверки КСП электропроводки.Если неправильно,

<img src="http://www.edaboard.com/images/smiles/icon_mad.gif" alt="Сумасшедший" border="0" />

.
Я согласен, просто ПХД не может эффективно защитить.Но вы действительно нуждаются в защите для простых проектов

<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Вопрос" border="0" />Для комплексных дизайн Вы будете использовать многослойных печатных плат и (может быть) FPGA в упаковке BGA.Электропроводка защита будет превосходить

<img src="http://www.edaboard.com/images/smiles/icon_exclaim.gif" alt="Восклицательный" border="0" />ПХД, является ключевым особенность конструкции<img src="http://www.edaboard.com/images/smiles/icon_razz.gif" alt="Razz" border="0" />

 

[Guest]

zape писал:

Одно из возможных решений, только если вы подготовить небольшое число подразделений, на основе использования DS2401 (в Силиконовой Серийный номер из Далласа).
Ваш FPGA должны прочитать это устройство, и проверить наличие действительного числа (так вам потребуется один конфигурационный бит на FPGA).А применение Xilinx записке прилагается.

 

[Regnum]

Шифрование FPGA битового потока извне бесполезно ...любом случае вы можете образца его на FPGA конфигурации штифтов.
Поставьте крошечных, но жизненно важный кусок кода в дешевой рабочей CPLD взаимоблокировки к основному FPGA.

 

[alixedi]

Xilinx имеют разрядные выпустила стандарт для его битов IE.в bitsream не может быть обращена вспять, чтобы ни малейшего представления о логике выполнены.Однако это не защищает от бессмысленного инженерным путем загрузки битового потока от конфигурации и использования PROM инженерный дублировать оставшихся КСП.Чтобы решить эту проблему, необходимо дополнительное аппаратное шифрование именно логику некоторых сортов для защиты вашего дизайна.