Как дизайн высокой скорости входной цепи?

[ampper]

есть цифровой входной сигнал для управления включения / выключения состояния чипа.

SPEC схема входного контроля:

Питание 5 V
логические высокого входного напряжения 1.5V (мин)
logital низкого входного напряжения 0,6 V (макс.)
Время задержки <10ns (лучше <5ns)

обычный триггер Шмитта была дизайна для создания логических levles напряжения
Но промедление со временем очень велико (>> 10ns).

любые идеалы?
PLS HELP!
Спасибо

 

[eagleliujun]

использовать схему сдвига уровня.создание которых как пара NP-Месе и выходных Инв держать скорость.