Как генерировать 48 МГц

A

altair_06

Guest
Привет, Как создать 48 МГц из 100 МГц?
 
Здравствуйте! Используйте PLL с VCXO и 2 делителей (например, на 48 и 100, и сравнить на 1 МГц с XOR). XOR выход -> RC цепь -> Control Ввод VCXO. С уважением
 
Привет, я пишу код Verilog и мне нужно для генерации 48 МГц с помощью любого эталонных часов. Can U дать мне какие-нибудь предложения?
 
[Цитата = altair_06] Привет, я пишу код Verilog и мне нужно для генерации 48 МГц с помощью любого эталонных часов. Can U дать мне какие-нибудь предложения? [/ Цитата] Вы имеете в виду произвольный часы отсчета?
 
Привет, я хочу создать точные 48 МГц. В настоящее время я пытался создать с помощью задержки 20,84, но я могу генерировать 47,98 МГц. Поэтому я думал, получения ее от большей тактовой частотой. Я также не уверен, что более высокая частота, чтобы выбрать для получения точных 48 МГц clock.Hope и может дать мне предложение сейчас?
 
Является ли это для моделирования или синтеза? Сколько джиттера можно терпеть? Какое устройство вы используете? Многие ПЛИС обеспечивают библиотеки DLL или ФАП, который может синтезировать различные тактовые частоты основан на входной часы. Например, с Xilinx Spartan-3 FPGA можно настроить DCM (цифровые часы менеджер), чтобы приумножить свои 100 МГц по соотношению 12/25.
 
Привет, это для моделирования целях. Этот 48 МГц используется в качестве эталонных часов на модуль для создания различных различных бод часов.
 
Вы хотите, чтобы задержка 10.4166666 ... наносекунд, но ваш тренажер разрешение раундов его покинуть? Разве это проблема? Предполагая, что вы пикосекундным разрешением, вы можете написать цикл тактового генератора, который делает это навсегда: - задержка 10.416ns - переключить часы - задержка 10.417ns - переключить часы - задержка 10.417ns - переключить часы результат будет именно 48 МГц, с пикосекундных джиттера.
 
ой, я хочу, чтобы проверить этот метод!
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top