Идея о двойной буферизации

[KSR24]

HI,
Я пытался реализовать двойной буфер в VHDL ... то есть, я хотел бы заявить две массивы, такие, что как только первый заполнен индекс должен указывать на первый элемент второго массива.Хотя второй массив заполнение читать указателем должна прочитать содержимое первый массив, так что делает его пустым, и процесс продолжается ..

Можно ли дать мне некоторое представление, как объявить читать, писать указатели, индекс?

Спасибо,
Kavya.

 

[kalyansrinivas]

Да, вы можете делать, что он в основном используется для работы с реальными вопросами время

Decalre два буфера и делать одно логика управления для контроля как буферы (Moore State Machine)

Привет
М Калян Srinivas

 

[KSR24]

@ Калян
Спасибо за обмен идеями.В качестве первого шага я пытался осуществить кольцевой буфер виду одну из тем в этом edaboard.
Но я боюсь, что я Didn't получить ожидаемый сигнал ..
Может у посмотреть Чтобы это исправить?<img src="http://images.elektroda.net/43_1257439862_thumb.png" border="0" alt="idea about Double buffering" title="Идея о двойной буферизации"/> Спасибо,
KSR.Добавлено через 1 час 34 минут Калян,
я извиняюсь Некоторые, как я потерял имена портов в форме волн ...
Здесь я предоставляю
(сверху вниз)
CLK
сброс
WR (Write)
м (подробнее)
w_data (ввод данных)
r_data (выходные данные)
пустой
полная ..
_________________________

Херес лицо моего кода ..
лицо является fifoeda

Generic (
B: Природные: = 8; - количество бит
W: Природные: = 4 - число разрядный адрес
);

порта (

CLK, сброс: в std_logic;
м, WR: в std_logic;
w_data: в std_logic_vector (B-1 DOWNTO 0);
пустая, полное: из std_logic;
r_data: из std_logic_vector (B-1 DOWNTO 0)
);
fifoeda конца;