S
soumyabumba
Guest
Я планирую для PLL со смесителем в цепи обратной связи для понижающего преобразования, чтобы снизить N-значение. Пожалуйста, обсудите некоторые сомнения, что я с. 1. Если PLL уровень шума рассчитывается по 20log (N) является, например, 120dBc/Hz @ 10 кГц смещение и LO используется для преобразовывать она имеет 90dBc @ 10 кГц смещение, какой будет общий фазовый шум и как его вычислить? 2. Если LO сигнал генерируется из до преобразования другого PLL и DDS, это необходимо использовать SSB смесителя там?