J
jefflieu
Guest
Привет ребята,
Не могли бы некоторую долю ASIC эксперты поток реализации определенного алгоритма (алгоритмов ЦОС комм или алгоритма, например)?Как вы разделов и графика алгоритму, чтобы можно было описать в VHDL?
Какие инструменты, там вы используете (я еще промышленности Богородицы в Uni) ...?
Спасибо большое,
Джефф
Не могли бы некоторую долю ASIC эксперты поток реализации определенного алгоритма (алгоритмов ЦОС комм или алгоритма, например)?Как вы разделов и графика алгоритму, чтобы можно было описать в VHDL?
Какие инструменты, там вы используете (я еще промышленности Богородицы в Uni) ...?
Спасибо большое,
Джефф