Правила | Последние сообщения | темы RSS | Поиск | Регистрация | Войти

Часы поколения с флип-флоп JK



Post new topic Reply to topic EDAboard.com Форум -> Analog Circuit Design -> Часы поколения с флип-флоп JK
Арабская версия Болгарский вариант Каталанский версия Чешская версия Датская версия Немецкая версия Греческая версия Английский вариант Испанская версия Финский вариант Французская версия Hindi версия Хорватский вариант Индонезийская версия Итальянская версия Версия на иврите Японская версия Корейская версия Литовская версия Латвийская версия Голландский вариант Норвежский версия Польская версия Португальский вариант Румынская версия Русская версия Словацкий версия Словенский версия Сербский версия Шведский вариант Тагальский версия Украинская версия Вьетнамская версия На китайском языке
Автор Сообщение
robismyname



Зарегистрирован: 17 Января 2008
Сообщений: 105
Помогали: 2
Местоположение: Центральная Флорида


Post 28 мая 2009 года 18:47 часов поколения с флип-флоп JK

Я использовал 26 МГц TCXO вместе с флип-флоп JK генерировать 13MHz часы, которые необходимы для другой IC. Мой вопрос о том, что штифт из JK Flip Flop я подключить 26 МГц TCXO? Часы, J и K?


Извините, но вам необходимо войти в аккаунт это вложение

Вернуться к началу
trekkytekky



Зарегистрирован: 04 апреля 2009
Сообщений: 58
Помогали: 5
Место проведения: Перт


Post 29 мая 2009 года 14:09 часов поколения с флип-флоп JK

Если с помощью этой ИС (SN74/54LS107), а затем подключить генератор на часы и галстук Сцепляющий J, K и четкое (CLR) высокий. выходной будет переключаться на краю падения (делим на 2)
Вернуться к началу
robismyname



Зарегистрирован: 17 Января 2008
Сообщений: 105
Помогали: 2
Местоположение: Центральная Флорида


Post 31 мая 2009 18:18 Re: Часы поколения с флип-флоп JK

trekkytekky писал:
Если с помощью этой ИС (SN74/54LS107), а затем подключить генератор на часы и галстук Сцепляющий J, K и четкое (CLR) высокий. выходной будет переключаться на краю падения (делим на 2)


Подключение будет J, K и четкое (CLR) для VCC будет достаточно?
Вернуться к началу
trekkytekky



Зарегистрирован: 04 апреля 2009
Сообщений: 58
Помогали: 5
Место проведения: Перт


Post 31 мая 2009 года 18:50 часов поколения с флип-флоп JK

Подключение к VCC будет хорошо, он будет тянуть материалов высокой. Просто следует помнить, что 107 имеет минимальные часы низкой продолжительности 47nS и макс частота 30MHz от Datasheet вас в курсе. Так ваши TCXO может быть быстро для него в зависимости от рабочего цикла его производства. Единственный способ узнать наверняка состоит в том, чтобы попробовать и посмотреть. Если все-таки работа на выход из Flip Flop будет на 50% рабочий цикл, независимо от их вклада обязанность цикла.
Вернуться к началу
Post new topic Reply to topic EDAboard.com Форум -> Analog Circuit Design -> Часы поколения с флип-флоп JK
Страница 1 из 1 Часовой пояс: GMT 2 Часы


Пожаловаться | | Администратор | | Модераторы | | Поддержите нас | | карта сайта
Тема RSS