| Автор | Сообщение |
|---|
Пратибху MD
Регистрация: 01 Mar 2007
Сообщений: 221
Помогло: 148
|  17 марта 2009 12:50 Синхронизации или асинхронный дизайн? | | |
|
| Синхронный или асинхронный дизайн предпочтительным?
Plz мотивировать свое решение. Async дизайн, как правило, по infered защелки в проектировании FPGA при синхронизации Дизайн флоп.
Итак, что является лучшей идеей проектирования? |
|
| Вернуться к началу | |
 |
khamitkar.ravikant
Регистрация: 15 июля 2008
Сообщений: 228
Помогло: 114
Расположение: Индия
| 17 марта 2009 13:37 Синхронизации или асинхронный дизайн? | | |
|
| Всегда лучше иметь Sync. Дизайн и перевернуть выходной флоп в указанное время являются предсказуемыми, и события на часы произойти события так что всегда лучше использовать Sync. дизайн.
If U Go для асинхронный. Дизайн то исполнения FPGA получить hamperd и и не получите лучшие результаты.
если и хотят, чтобы проверить таким же даже Xilinx дает такое же предупреждение, когда язык U использование шаблонов.
U может пойти на Xilinx ISE Изменить's -> Язык шаблон -> VHDL -> синтез построим -> кодирование пример -> U, а затем может проверить любой из примеров которого является синхронизация. или асинхронный.
Xilinx будут давать предупреждение о асинхронный. конструкций.
проверить это. |
|
| Вернуться к началу | |
|
Пратибху MD
Регистрация: 01 Mar 2007
Сообщений: 221
Помогло: 148
| 18 марта 2009 5:25 Re: синхронизация или асинхронный дизайн? | | |
|
| Во-первых я хотел бы поблагодарить Вас за ответ.
Я попытался Async D триггера в ISE. Но я не получил каких-либо предупреждений. Я использую ISE 9.1
Можете ли вы предложить PLZ Как я могу узнать Сроки анализ в проектировании интерфейса? Я имею в виду каких-либо инструментов ознакомительную версию? |
|
| Вернуться к началу | |
|
Google
AdSense
| 18 марта 2009 5:25 Объявления | | |
|
|
|
|
| Вернуться к началу | |
|
счисления
Регистрация: 23 июля 2002
Сообщений: 157
Помогло: 5
| 18 марта 2009 20:11 Re: синхронизация или асинхронный дизайн? | | |
|
| Пратибху MD,
Что такое Async-триггера в VHDL / Verilog?
Флип-флоп то, что фактически делает дизайн синхронные, поскольку она является элементом частоте. Прочие цифровые цепи таких как AND, OR, XOR и переключатели являются асинхронные устройства, но триггеров и счетчиков изменений на часы краев и захват государством другого устройства асинхронный.
Вы можете забрать книгу о Digital Design получить знакомится с некоторыми понятиями. Истинно Async дизайн должен быть еще ниже альтернативную власть для синхронизации с дизайном у вас нет свободного хода часов.
Большинство конструкций в ПЛИС / ASICs являются Sync дизайны. Или, по крайней мере, они пытаются быть! 
Radix |
|
| Вернуться к началу | |
|
