Электроника форума

Правила | Последние сообщения | темы RSS | Поиск | Регистрация | Войти

JK триггер дизайн


Post new topic Reply to topic EDAboard.com Форум -> методологий проектирования ASIC & инструменты (Digital) -> JK триггера дизайн
Автор Сообщение
chihwt2003



Регистрация: 07 Июл 2005
Сообщений: 14


Post 21 сентября 2005 13:03

JK триггер дизайн


Привет,

Кто-нибудь знает, как построить JK триггера помощью передач ворот или сложная логика ворота с положительным часы фронта?

Спасибо заранее.
Вернуться к началу
nand_gates



Регистрация: 19 июля 2004
Сообщений: 907
Помогло: 120


Post 21 сентября 2005 16:43

Re: JK триггера дизайн


Оформить заказ этого
http://www.csee.umbc.edu/ ~ plusquel/vlsi/slides/chap5_2.html
Вернуться к началу
Google
AdSense
Google Adsense




Post 21 сентября 2005 16:43

Объявления




Вернуться к началу
Анджали



Регистрация: 16 августа 2005
Сообщений: 174
Помогло: 8


Post 21 сентября 2005 16:44

Re: JK триггера дизайн


posedge вызвали JK FF = JK-VE защелка Е. К. защелка

защелки могут быть разработаны с использованием передачи ворот легко.

на защелку дизайн пройти через книгу "CMOS основы" (название будет так. Я не знаю точное название, почти все люди будут следить за эту книгу)
Вернуться к началу
На арабском языке Болгарский Каталанский версии Чешская версия Датские версии Немецкая версия Греческая версия Английский Версия Испанская версия Финский версии Французская версия Хинди версии Хорватский версии Индонезийской версии Итальянская версия Иврит версии Японская версия Корейская версия Литовском языке Латышский версии Голландский версии Норвежская версии Польская версия Португальский версии Румынский язык Русская версия Словацкий версии Словенский версии Сербская версия Шведский версии Тагальский версии Украинская версия Вьетнамский версии Китайская версия
Post new topic Reply to topic EDAboard.com Форум -> методологий проектирования ASIC & инструменты (Digital) -> JK триггера дизайн
Страница 1 из 1

subj

text

Часовой пояс: GMT 1 час
Подобные темы:
JK и СР флип выводе флоп с Д флип-флоп (2)
Асинхронные флип-флоп Дизайн? (5)
Фронт флип-флоп дизайн (3)
DC синтез Sync Д-флип-флоп карт для unnexpected флоп ... (2)
Все триггеров внутри FPGA являются D триггера? (7)
Часы и флип-флоп дизайн Вопросы (1)
Как дизайн D триггера с набора и сброса на основе TSPC (1)
флип-флоп (2)
D флип-флоп (3)
JK триггера! (1)


Злоупотребление | | Администратор | | Модераторы | | Поддержите нас | | Карта сайта
Тема RSS